6550 CSPPアンプの動作中はCT付きプレートチョークKL10-05のDCバランスが変動している。値は±0.3Vくらい。しかも時間でどんどん変化していく。コアギャップが設けられていないのでなるべく低く保ちたい。
先日例の掲示板にこんな内容の記事が投稿された。拙6550 CSPPアンプは初段2SK117の差動で5687WAのグリッドを直結している。もしかして初段FETの温度変化でDCバランスの変動が起きているのではないだろうか。
早速試そうとDIY店でエポキシ系の接着剤を買ってきた。30分硬化型だけど5分のでも大丈夫な感じ。
手持ちに2mm径のスズメッキ線があったので2cmにカットして接着剤で貼り付けた。こんなので効果があるのだろうか？
電源オンしてプレートチョークの1-3端子間電圧の経過を見たところ、やはり±0.3V程度の差が生じるようだ。ただ時間で変動するのではなく、ある電位差に落ち着くみたい。しかも電源を投入するたびにいろんな値になる。
期待したのは、ヒートアップし十分安定した時に電位差をなるべく低く設定しておけば、次に電源を入れて電位差が生じても時間とともに電位差が低くなって落ち着く、だったけどどうもそうは問屋が卸さないらしい。
おそらく回路的にずれたまま落ち着く何かがある。それでも最大±0.3Vくらいなので、管理限界は±2.0Vと考えてそれ以内に収まっていれば問題ないと言える。
(2017.05.06追記)
この対策でDCバランスを調整してもどんどんずれていってしまう→ある値に落ち着いてあまり変化しない、に変わったので効果ありと判断する。
念のため書いておくと、このような回路構成のアンプではまず熱結合させる必要はない。というのはACアンプなので出力にDCは出ないから。あくまでどうなるのか試してみただけ。
