前回はVT-62が2本手持ちにあるからとシングルアンプを構想してみたわけだが、今回は初段系と電源部の回路設計を行った。
これはドライブ段〜出力段の回路で、CRパラメータを決めたのと6DN7のバイアス調整回路を追加。
初段系は2SK30ATMと6DN7のsection1によるカスコードとし、LTspiceでシミュレーションを行った。6DN7のsection1はμ=22、rp=9KΩなので6SN7で代用している。6SN7はμ=20、rp=7.7KΩ。
シミュレーション結果の波形を上記に示す。じつはVT-62をフルにドライブするように回路の入力電圧を調整してある。入力電圧は0.33Vp-pで、出力電圧は-58V〜+48V。ちなみに利得は44.1dB(160倍)となった。
VT-62のEp-Ip特性図に10KΩロードラインを書き入れたものを再掲。グリッド電圧は-14Vを中心に-70Vから+35Vに振っている。これを-14Vを中心に書き直すと-56V〜0V〜+49Vとなる。
初段の出力電圧とVT-62の入力電圧がほぼ一致していることがわかる。これは初段を歪ませて(というか、歪むことにより)出力段との歪みの打ち消しを行っているというわけ。
ここで利得の計算をしてみる。VT-62のμ=8、rp=5KΩ、RL=10KΩとすると出力段の利得は
μ×RL/(rp＋RL)=8*10K/(5K+10K)=5.3
初段の利得はシミュレーションにより160倍、カソードフォロアの利得を0.9とすると、OPTの変圧比は√(10KΩ：8Ω)=35.4：1なので、総合利得は
160*0.9*5.3/35.4=21.6倍
OPTの損失を15％とすると
21.6*0.85=18.4倍 と計算できる。大体こんなもんかなあ？
続いて電源部の回路図を上記に示す。これでもなるべく簡単になるようにしたつもり。
VT-62のフィラメントはデータシートでは7.5V1.25Aで、SBDによるブリッジ整流後に10000μF×2を入れている。手持ちのSBD、MBR3045FCTで試したところ、AC6.3VからDC7.3Vが得られた。
電源トランスPMC-100Mの280V巻線を両波整流し、FETリプルフィルタを通すと+Bは350V位か。+B1はドライブ段への電圧を供給する。グリッド電流による電圧変動を抑えるため簡易定電圧電源としている。+B1は初段系にも電圧を供給する。初段カスコードのグリッド電圧6.2Vも作っている。ドライブ段の-Cは6.3V巻線を半波倍電圧整流する。
全体の回路は上記のようになった。6DN7 2/2のバイアス電圧やVT-62のバイアス電圧が設計と実測で異なると思われるので、パラメータフィッティングが必要だ。他にも間違いや勘違いなどがあるかもしれない。
