戴き物のPCL83を使ったCSPPアンプの構想を考えたのは今年の3月末。実際に試作してみようと思い、詳細な回路設計をしてみた。
初段は2SK117とPCL83の三極部によるカスコード差動で、CR値や電流値を決めるためにLTspiceによるシミュレーションを行った。PCL83の三極部は12AU7とほぼ同じなので12AU7で代用している。
+B1は340Vで、差動の片側出力は105Vrmsが得られた。前回の構想で、出力7.2Wを得るために必要なドライブ電圧は84.9Vrms(240Vp-p)だったので十分ドライブできる計算になる。
アンプ部の回路を上記に示す。初段にはもともと共通ソースにDCバランス調整用のVRが入っていたのだが、カップリングコンデンサがあるし大丈夫だろうと省いてしまった。
PCL83の五極部は自己バイアスのCSPPとなっている。R13とR14はエイヤで決めてしまったので、プレート電流が20mAとなるようにフィッティングする必要がある。
ここでアンプの利得を計算してみる。
・出力段の利得(OPTを含む)
出力管の利得を1.7と仮定すると、OPTの変圧比は
√(2500：8)=17.7：1なので
利得は1.7/17.7=0.096
・総合利得
初段の利得はLTspiceでは差動の片側で51dB(355倍)となった。
総合利得は355×0.096=34.1倍
OPTの損失を10％とすると34.1×0.9=30.7倍
NFBを6dBかけるなら仕上がりの利得は30.7×0.5=15.4倍となる。
次に電源部の回路をやはりLTspiceでシミュレーションしてみた。電源トランスには東栄のPT-22を想定している。+B(VOUT1)は0-200Vタップをブリッジ整流し、+B1(VOUT2)は280Vタップを半波整流している。+BはPMC-415H(4H 150mA)によるLCフィルタで、+B1は2段のCRフィルタとなっている。
変則的なのは電源トランスの同一巻線でブリッジ整流と半波整流をしていることで、+B1は8mA程度しか流さないので大丈夫とは思う。
シミュレーション結果。+Bは250V、+B1は340Vが得られている。
これは電源オン直後のダイオードD1,D2,D3,D4に流れる電流のシミュレーション波形で、D2の1発目が多く流れておりピークで5.6Aとなっている。これはC1とC2の充電電流が重なっているため。+B1はD5〜C2〜GND〜D2〜トランスの0Vタップの経路で流れることになる。
1N4007は仕様上、ピークで8.3mS間に30Aまでのサージ電流を許容しているので大丈夫とは思うが、もし壊れるならD2が一番先だろう。
電源部の回路図を上記に示す。東栄のPT-22は設計が古く、出力電圧は低めに出るようだ。特に+Bは出たとこ勝負でフィッティングする必要がある。
全体回路図を上記に示す。電源回路はなるべく簡単になるように配慮したつもり。実際に試作したらいろいろ問題が出てくるかもしれない。
