6DE7シングルアンプの平ラグを作成した。まずは+B電源部から。
+B電源部の平ラグパターン。
作成した+B電源部の平ラグ。120Vのツェナーをラグの外側にした。これはツェナーが4本しかなく、選別で1.9mA流したときに2本で0.7Vの差があったため。120Vに対して0.7Vなんて誤差だが、直結アンプなので気になる場合はツェナーを入手して交換するつもり。
反対側から見たところ。
FETは平ラグを固定するときに共締めしてシャーシに放熱させる。FETの厚みを考慮して2本の黄銅スペーサーの長さを変えてある。
アンプ部の平ラグパターン。
作成したアンプ部の平ラグ。2SK117BLは1.9mA流したときのVGSが近いペアにした。これは初段で左右チャンネルに利得の差が生じるのを避けたいため。
1000μF25Vの電解コンデンサの背が高すぎて本番機のシャーシに組んだときに裏蓋へ接触するようならもっと背の低いコンデンサに交換するつもり。
これからは実験アンプの製作に取り掛かる予定。
