4P1Lシングルアンプ試作機は、電源部に平ラグを使う。理由はそのまま本番機に流用可能だから。なお、アンプ部は立ラグで組もうと思う。
+B電源部の回路図。平ラグにヒーターバイアス回路を乗せてしまうことにした。EF42にヒーターバイアスをかけて電圧を変えていくと、高いほうが残留ノイズが少なくなることがわかった。ただ50Vを超えると電解コンデンサの種類が限られるため、バイアス電圧を41Vとした。
+B電源部の平ラグパターン。なぜ47μF350Vを2個並列にしているかというと、本番機のシャーシ高さは40mmを予定しているため、コンデンサの背が高いと裏蓋から飛び出してしまうから。このコンデンサはΦ16mm×H25mm。
組み上がった+B電源部。
FETの2SK3234は平ラグの固定スペーサーに共締めしてシャーシに放熱させる。膨らんでいるのはゲートの発振防止抵抗1kΩ。黄色い線のハンダ付けが外れそうになって見えるのは撮影角度によるもので、ちゃんと付いている。
フィラメント電源の回路図。3端子レギュレータのVin・Vout近傍に必ずコンデンサを接続しなさいとデータシートに書かれていたのを思い出し、C11とR12の順番を逆にした。
フィラメント電源の平ラグパターン。
組み上がったフィラメント電源。
3端子レギュレータTA4805Sは平ラグの固定スペーサーに共締めしてシャーシに放熱させる。
バラック実験中のゴチャゴチャ。中央のセメント抵抗は、片チャンネル分の+B電流を負担している。
バラックにフィラメント電源を取り付けてテストしたところ、電圧が設計の4.2Vに対し実測4.17Vとすこし低めに出たため、2.4Ωに68Ωを並列にしたら4.20Vになった。だからR12は2.4//68=2.32Ωということになるが、私のテスターでは低抵抗が正確に測れないため、真の値かどうかはわからない。4P1Lのフィラメント電流は325mAの仕様だが、実際にはバラつくのであまり気にする必要はない。
さらに+B電源の平ラグを取り付けてテストしたが、残留ノイズが4～10mVと非常に多い。原因不明のまま、たまたま電源コンセントの向きを逆にしたら0.18mVとなぜか急に低くなった。バラックのせいもあるが、電源トランスの1次～2次間静電容量か何かが影響しているのかな？
