ずっと考えていたことなのだが、5670Wパラプッシュプルアンプを改造することにした。AB1級からAB2級に変更し出力アップをめざす。もしかして改悪になるかもしれないので、その点はご容赦。
このアンプは+Bの電流が電源トランスM2-PWTを目一杯使っているので増やせない。だからOPTであるITPP-3Wの0-4Ωに8Ωを接続し、1次を8KΩから16KΩとして使う。ロードラインが寝るので出力増が期待できる。
プッシュプルOPTはインダクタンスが高いので、シングルOPTのように低域の減衰が早くなるということは無い。その他、利得が増える(変圧比が変わるから)、ダンピングファクターの上昇などが挙げられる。但しOPTの2次側で使われない巻線ができるので、それによる影響があるかもしれない。
初段は2SK30Aから2SK117に変更し、利得を増やす。私が製作するアンプは利得が10倍以上のものが多く、現状の5.5倍は低い部類になってしまった。2SC1815のエミッタフォロアを追加するので初段の電流増加は極力抑えたい。
初段のロードラインを上記に示す。1mA以下に抑えて負荷抵抗を15KΩに増やしたら初段のカットオフが下がるに違いないが、私は半導体のことはよくわからないのでこれでいくことにした。出力段のカットオフと重なってピークが生じたら位相補正で落とせばいいや。
5670Wのロードラインを上記に示す。DEPPは16KΩの1/4、4KΩのロードラインとなるが、パラなので1管相当の8KΩで引く。16KΩのロードラインは実際には段々曲がって動作点を通るのだが、作図上そうしている。グリッドを+1Vまでとしたが、グラフが+1Vまで描かれているのでそうしたまでで値はテキトウ。
回路図を上記に示す。M2-PWTは0-150Vが仕様上50mAなので、ブリッジ整流では31.5mAが上限。だが0-8V2Aのほうを77％しか使っていないので少し増やせると判断。0-150Vは巻き足しがされているようで、40mA流しても150Vを割ることはなかった。
2SC1815には0.24mAしか流していないが、それで大丈夫かどうかわからない。初段は片チャンネル当たり2.4mAに抑えた。残りはツェナーD2に流してグリッド電流に耐えられるようにしている。
