6550 CSPPアンプで初段の設計をしてみた。基本的にはFETによる差動回路でドライブ段に直結する。カットオフ周波数を伸ばすためにトランジスタによるカスコードとした。
3段アンプなので利得を欲張ると総合利得が多すぎになってしまう。FETは2SK117、Trは2SC1815GRを採用、電源電圧は42Vで負荷RLは10KΩとし、電流は片側1.8mAとした。
LTspiceでシミュレーションした時の回路図を上記に示す。R6とR7はDCバランスの半固定抵抗のつもり。この条件で利得は25.9dB(19.7倍)で最大振幅は71.6Vp-pが得られた(VOUT1〜VOUT2)。
ここで、利得の計算をしてみる。
ドライブ段は5687WAのプレートチョークでチョークのインピーダンスと出力段グリッド抵抗の並列ではRL=42.5KΩ、5687WAのμ=17、rp=2KΩとすると
A=μ*RL/(rp+RL)=17*42.5K/(2K+42.5K)=16.2倍 となる。合ってるかな？
初段 19.7倍
ドライブ段 16.2倍
出力段 1.7倍 OPTの変圧比 √(1.1K：8)=11.73：1…OPTのインピーダンスはバイファイラ巻きによって並列となっているので1.1KΩとする。
OPTの損失を10％とすると
19.7*16.2*1.7/11.73*0.9=41.6倍
仕上がりの利得を15倍とするとNFB量は8.9dBとなる。すこし多めだが実機で調整するのが良いと思う。
次回は電源回路の設計を予定。
