先日作成した電源部の平ラグパターン図を元に基板を作成した。
こんな感じになった。CRや半導体の挿し間違い、ジャンパー線の忘れが無かったのでスムーズに完成。黄銅スペーサー端〜電解コンデンサの頭までの高さは約46mmで、裏蓋との距離は2.5mmほど余裕がある計算になる。
発熱する抵抗はリードを長くして放熱するようにしている。15Pの平ラグだと中央部がたわむけど、配線があるのでシャーシとのショートは起こらないと思う(単に黄銅スペーサー1個をケチっただけ)。
FETをシャーシに取り付けて放熱するので平ラグ板からは離れたところにある。
ついでに裏側から。FETの発振防止に1KΩの抵抗をゲートに直付けしている。また、FETへの配線はラグのハトメ側にハンダ付けしてラグの先端に配線をハンダ付けする時に外れないように考慮している。
なお接続チェックは済んでいるけど実際に動作させたら何か問題が起こるかどうか、現時点ではわからない。
電源部の平ラグ基板が完成したので、後はアンプ部のユニバーサル基板を作成する予定。
