今回は番外編としてフォノイコライザの回路をLTspiceでシミュレーションしてみた。
シミュレーション用回路図を上記に示す。負荷には47kΩの抵抗を追加した。
1kHzでの利得は114.2倍(41.2dB)となった。作例では115倍となっているからほぼ一致。
RIAA偏差を調べるため、入力に逆RIAA回路を追加した。負荷を33kΩとし、1kHzでのレベルがほぼ0dBとなるようにR15の値を871Ωとした。
シミュレーション結果。すごく偏差があるように見えるが縦軸がmdBとなっているためで、20Hz〜20kHzでは-0.4dB〜0dBとなった。作例では負荷が33kΩの時に±0.3dBとなっている。レイアウトCR(特にC)を取り込まないとシミュレーションと実物では一致しないと思う。だいたいのカーブがこんなふうになると捉えてもらえばOK。
縦軸が±1dBだとこんな感じ。0dBのところに線を引いた。
負荷を10kΩ〜1MΩで振ってRIAA偏差を調べてみた。
負荷が重くなるほど低域が低下、無負荷に近くなるほど低域が持ち上がる。シミュレーションでは33kΩ〜47kΩの間が最もフラットになる感じだが、シミュレーションと実物を一致させるためには前述のレイアウトCRを取り込まないと無理だと思う。
今度はRIAA素子の容量値を振ってRIAA偏差がどのように変化するのか調べてみた。まずはC7(470pF+180pF=650pF)を±10％振った。
C7を増やすことで高域が低下する。逆に減らすと高域が増える。
次にC9(2200pF)の容量値を±10％振った。
150Hz〜170Hzをピークにレベルが変動する。容量を減らすと膨らみ、増やすと凹む。同様に1kHzの利得も変動する。
RIAA素子を出力のカップリングコンデンサの後に接続してみた。
予想どおり100Hzより下の周波数でレベルが上昇。これはカップリングコンデンサのインピーダンスが無視できなくなりRIAA素子によるNFBがかからなくなるため。だからRIAA素子をカップリングコンデンサ込みで考えなければならない。
