4P1Lシングルアンプの回路を元にパラレル化するわけだがあちこち変更が生じてもカバーできているかどうか。
いきなり設計した回路図を上記に示す。4P1Lの動作点は3結の特性図に7kΩのロードラインを引いてEb=237V、Ik=26mA、Eg1=-20Vとした。第1グリッドには発振止めの抵抗100Ωを入れた。もっとプレート電圧を上げたかったが、OPTの1次側降圧が18Vにもなるのでできなかった。かといって電源トランスの+Bタップを300Vに上げると高すぎてしまう。
OPTは7kΩ：16Ωに8Ωをつないで3.5kΩ：8Ωとして使う。4P1Lシングルアンプに比べてOPTの変圧比が変わり、計算上の利得が1.4倍増える。そのため初段の負荷R4を33kΩから27kΩに減らした。もっと減らすと初段の電流が増えていくのでこの程度とした。
D6には1.9mA流している。A2級ドライブでグリッド電流が流れるとD6の電流が減り、さらにグリッド電流が増えると初段電源+B1が下がってしまう。D6をどの程度流したら良いのかわからないので、大体のところで1.9mAとした。
電源部は+Bの両波整流をUF4007の2個直列として逆耐圧を高めている。逆耐圧は260V×2.8=728Vで1個でも大丈夫と思うがショートすると怖いので2個とした。
4P1Lのフィラメント電源はNJM317Fによる定電圧電源としているが、シングルアンプに比べて電流が倍になるので入力電圧が不足するかもしれない。ブリッジダイオードをショットキーバリアダイオードに変更した。
