立ラグを組み込むため配線を取り付ける。シールド配線も交換。
続いて電源部平ラグに配線を取り付ける。配線本数が多いので面倒だ。平ラグを取り付けて配線を接続。これで改造は一段落。
こんな感じになった。右側のブロック電解コンデンサへの配線はUL1015なんだけど、何だか妙に太い。他の配線はUL1007だったんだね。気にしないことにしよう。
配線チェックは念入りに2回行った。真空管を挿し、覚悟を決めて電源投入。すぐに+Bとカソード電圧をチェック。
どうやら大丈夫みたい。グリッド電圧が114.6VとなるようにVR1を調節。ところが、45のLchは良いがRchはカソード電圧が妙に低い。オシロで波形観測してみると、Rchは1Wも出ていない。どうやらエミ減のようだ。
電流を43mA程度流そうとしたために45のエミ減が加速されてしまったらしい。最大許容プレート損失は守っていたのにね。とりあえずRchの45をRCAから手持ちのZENITHに交換した。
あーショックだ〜(+_+; A2級で出力を増やす改造によって虎の子の45を劣化させてしまうようではまずい。設計を変更することにした。
OPTの1次インピーダンスを2.5KΩから5KΩとし、ロードラインを寝かせ、45の電流を減らす。OPTのインピーダンス変更実験は以前の拙ブログその1とその2で行っている。
これによって低域のレベル低下が早くなるが仕方がない。カソード抵抗に1KΩを追加し4.5KΩとした。
オシロを見ながらVR1を回し、波形の上下が均等になまる点を探す。動作点はEb=228V、Ip=34.7mA、Eg=-41.7V、Pp=7.9W (<10W)とした。これなら内輪の動作になるのでエミ減には早々ならないと思う。
オシロで読んだ最大出力は2.3Wくらい。電流が減ったので+Bは389Vと高くなった。オシロで2.3W時のグリッド電圧は、ピークは+12Vまで振り込んでいることを確認(対カソードのDCレンジ)。
変更したロードラインを青線で示す。2.5KΩのロードラインではグリッド電圧が+数Vと予想したが、実際はもっと振り込んでも大丈夫だった。
変更後の回路図を示す。変更点はR6を2KΩから3KΩへ、OPTの1次インピーダンスを2.5KΩから5KΩへ、R9を100Ω5Wとした。VR1を回して初段の電流を1.7mAから1.8mAに増やしている(+B1が予想より高かったため)。
変更後のシャーシ内部。右上にセメント抵抗1KΩが追加されているのがわかる。
FET+三極管のカスコードにTrのエミッタフォロアを追加しても動作的には問題ないようだ。発振などの兆候は見られない。今後は特性を調べるのとNFBをかける予定。
